作者：电子工程世界（EEWorld）冀凯

在芯片行业设计范式向Chiplet转变的当下，专注先进封装领域的齐力半导体正以一体化解决方案提供商的姿态崭露头角。公司CEO谢建友强调，齐力半导体并非单纯的封装企业，而是覆盖从设计、仿真到研发量产的全流程，为客户提供total solution的先进封装方案解决公司。他指出，当前从SoC设计到Chiplet设计的转变，本质上是芯片行业设计范式的革新，以往单一纳米制程下的晶圆级设计，正逐渐被多纳米节点集成的Chiplet设计所替代，而齐力半导体正是这一变革中全流程解决方案的提供者之一。

齐力半导体CEO谢建友

齐力半导体CEO谢建友，曾为华天科技西安技术总监、先进封装研究院院长/vivo封装研究所所长/通富微电封装研究院SiP首席科学家，湖南越摩先进半导体CEO，现任齐力半导体（绍兴）有限公司董事长/总经理。申请国家专利93项，美国专利3项。有多年先进封装研发和工程及量产经验，在 AI 领域先进封装方面有多年积累。

针对先进封装领域的新突破，谢建友重点提及3DIC与大电流与大带宽两大核心方向。他表示，公司当前面临的客户需求集中在800A到1000A大电流问题上，带宽方面则从12T向32T甚至48T演进。在2.5D封装领域，齐力半导体则聚焦PI（电源完整性）和SI（信号完整性）问题的解决，通过有机载板新材料和新技术的应用，已获得相关专利，可将PI性能提升40%到50%，在此基础上，能将载板的自身功耗从3.5瓦至5瓦大幅降低至0.5瓦左右，同时实现散热性能的提升。

谢建友坦言，先进封装的瓶颈之一当前集中在有机材料造成的工艺难题，齐力半导体正通过与材料供应开展定制化合作，从载板端针对性解决PI问题与散热问题，公司选择从底层突破，形成扎实的技术路径。

面对国际巨头在先进封装材料和设备上的垄断，以及国内行业普遍存在的良率、成本与设计灵活度挑战，谢建友强调“良率是设计出来的”这一核心理念。他指出，工艺的可调节性在材料配方确定后极为有限，95%的产品特性由前期材料选择与设计决定。以工艺中常见的翘曲问题为例，本身就是高温过程中的力学结构结果，若能提前精准掌握材料特性，通过大量配方测试与数据积累，就能在设计阶段规避风险。

据介绍，齐力半导体的815mm²*2超大颗3D芯片已量产，在开发阶段仿真模型尝试多达500多个配方，仿真时使用通过反复验证材料在高温环境下的化学与物理反应特性的经验性数据，实现产品封装可制造性、可靠性的一次性成功，封装良率超过99%。谢建友表示，先进封装本质上是材料学、物理学、化学与电学的交叉领域，台积电的领先也源于长期积累，齐力半导体的核心竞争力正来自于十几年对材料参数、界面问题的深入研究与经验沉淀，这种积累让公司在产品投入前就能对良率和可靠性形成精准判断。“台积电其实是物理、化学和材料方面遥遥领先的公司，实际上做先进封装的公司都要具备材料学、物理、化学和电学方面的多学科协同设计和仿真能力，并且需要通过长期积累和反复回归验证材料和模型的匹配性，没有任何捷径可走。”

今年九月，齐力半导体与生益科技签署战略合作协议，携手破解AI芯片先进封装技术难题。此次双方战略合作，根据“设计牵引材料，材料支撑设计”的创新模式，依托齐力多年积累的先进封装配方经验，基于生益在封装基板材料等领域的技术积累，创新性的解决当前先进封装工艺中材料适配性、稳定性等关键问题，加速先进封装技术迭代升级。

在订单持续增长的背景下，“活下来”并实现可持续发展成为齐力半导体的核心策略。谢建友介绍，公司的市场布局采取多领域同步推进模式，除了聚焦AI大算力客户的量产需求，还深耕端侧AI、工业级及消费级市场，客户群才是关键基础。以手机领域为例，虽然利润有限，但有效拉动了供应链与成本优化，形成良性循环。

“在先进封装领域，最重要的就是积累，包括材料数据、经验数据、多流域的协同设计和仿真，能够给客户做配方。再真对材料的熟悉度，不断推出针对客户应用场景的先进封装的解决方案，是齐力半导体服务的目标。”谢建友总结道。