DDR4 SDRAM是一种高速动态随机存取存储器,内部配置为x4/x8设备的16个存储体(4个存储体组,每个存储体组4个存储体),x16设备的每个存储体组8个存储体(2个存储体组每个存储体4个)。该设备采用双倍数据速率(DDR)架构实现高速运行。
DDR4架构本质上是一种871预取架构,其接口设计为在I/O引脚上每个时钟周期传输两个数据字。设备模块的单一读写访问实际上由内部DRAM核心的单个8n位视频、四个时钟周期的数据传输和I/O引脚的八个相应的n位宽、半个时钟周期数据传输组成。
对设备的读写访问是面向突发的。访问从选定的位置开始,按照编程顺序持续八次或四次短脉冲。操作从注册ACTIVE命令开始,然后是READ或WRITE命令。
与ACTIVE命令一致注册的地址位用于选择要访问的存储体和行(BG[1:0]为x4/x8选择存储体组,BG0为x16选择存储体组;BA[1:0]选择存储体,A[17:0]选择行。与READ或WRITE命令一致注册的地址位用于选择突发操作的起始列位置,确定是否要发出自动预充电命令(通过A10),如果在模式寄存器中启用,则选择BC4或BL8模式(OTF)(通过A12)。
在正常操作之前,设备必须以预定义的方式通电和初始化。以下部分提供了有关设备重置和初始化、寄存器定义、命令描述和设备操作的详细信息。
注意:只有在退出最大节能模式或进入降档模式时,才允许使用NOP命令。
具体型号详情请咨询我司业务V → zywbic
上一篇:直流电源功能介绍