盛科通信申请时钟同步方法专利，减少多芯片堆叠场景下芯片间时钟同步收敛时间_资讯

盛科通信申请时钟同步方法专利，减少多芯片堆叠场景下芯片间时钟同步收敛时间

创始人

2026-09-08 17:33:22

0次

国家知识产权局信息显示，苏州盛科通信股份有限公司申请一项名为“一种时钟同步方法、系统、设备及存储介质”的专利，公开号CN122717778A，申请日期为2026年7月。

专利摘要显示，本发明实施例提出一种时钟同步方法、系统、设备及存储介质，涉及网络技术领域，方法包括：根据中央处理器发送的配置信息从多个芯片中确定主芯片，并将主芯片之外的芯片确定为从芯片；在主芯片接收到上游设备的时钟信息后，控制主芯片基于时钟信息生成脉冲信号和主芯片时间戳；控制主芯片将脉冲信号和主芯片时间戳发送给从芯片，并控制从芯片在接收到脉冲信号时获取本地时间戳；控制从芯片根据主芯片时间戳和本地时间戳生成时间戳对，基于时间戳对对从芯片进行时钟校正。本发明可以减少多芯片堆叠场景下芯片间时钟同步收敛时间，提高同步精度，降低中央处理器的开销。

天眼查资料显示，苏州盛科通信股份有限公司，成立于2005年，位于苏州市，是一家以从事软件和信息技术服务业为主的企业。企业注册资本41000万人民币。通过天眼查大数据分析，苏州盛科通信股份有限公司共对外投资了4家企业，参与招投标项目119次，财产线索方面有商标信息37条，专利信息1288条，此外企业还拥有行政许可10个。

声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。

来源：市场资讯

企业方法投资信息时钟盛科芯片收敛专利场景主芯片脉冲本地时间

上一篇：长川科技取得芯片老化测试系统专利，提高芯片老化测试的准确性

下一篇：苏州尚准电子科技取得适用于半导体芯片的高低温测试装置专利，避免了转移过程中芯片受到机械振动或静电干扰而导致芯片损坏或测试数据失准的问题发生

盛科通信申请时钟同步方法专利，减少多芯片堆叠场景下芯片间时钟同步收敛时间

相关内容

热门资讯