智东西

编辑 | 智东西编辑部

智东西7月9日报道，7月2日至3日，以“范式跃迁 重塑世界”为主题的2026中国AI智能体大会在杭州圆满举行。大会集结了64位重量级嘉宾，通过1场开幕式、2场论坛、7场闭门研讨会对Agent赛道核心议题进行全链路解析，主题涵盖Harness、自进化Agent、Coding Agent、多Agent协同和Skills等。

会上，启芯宸光副总裁、EDA智算平台首席架构师陈文超带来了题为《AI驱动芯片设计效率十倍提升：DeepChip平台的演进之路》的主题演讲，分享了启芯宸光关于半导体产业领域里AI落地的思考、核心布局及现有落地成果。

陈文超介绍了DeepChip芯片设计协同创新平台如何将AI技术引入4个半导体关键场景：设计环境（DeepEDA）、芯片设计（DeepIP）、芯片测试（DeepATE）和人才培养（DeepEDU）。

他称，DeepEDA已适配主流EDA工具，支持Llama、DeepSeek等本地模型离线部署；DeepIP将AI Agent与工具链和知识库结合，已封装38个Agent，配合500G以上的数据知识库，实现系统设计到调试优化的全程AI介入，人均效率提高20倍，平均自动化率提升91.5%。

DeepATE能提升芯片自动化测试效率，缩短量产时间，国内某知名测试机台厂家借助这一平台，测试程序编写周期缩短约29天。DeepEDU则打造“一基地四中心”教学科研服务平台，提供2万多门课程。

以下是演讲实录：

一、半导体数据不出域，通用大模型全面落地有门槛

各位专家、各位同行，大家下午好。很荣幸本次能够在此进行分享。分享开始前，我先简要介绍一下启芯宸光的情况：启芯宸光长期深耕半导体集成电路产业链业务，这一产业链体系庞大，而我司的业务主要聚焦于产业链中游，覆盖芯片设计、流片、封装测试、教培等领域，至今已服务近300家行业客户。

近年来AI技术高速发展，我们正持续探索AI技术在半导体集成电路行业的落地应用。本次演讲我将重点分享启芯宸光DeepChip平台的核心内容，以及该平台的行业落地思路与实践经验。

在介绍DeepChip平台前，我先简要介绍集成电路中游产业链的常规业务模式，这也是我司深耕近十年的核心业务领域。

首先是EDA计算平台业务，芯片设计需要配套EDA工具与专业设计环境，我司可提供对应支撑服务；其次是IP定制业务，它涵盖PDK、DFT设计及各类设计服务相关配套业务；另一类是流片代理业务，相关的企业包含中芯国际、台积电、格芯等主流晶圆厂；最后是封装测试业务，目前国内封测厂商数量已达五百余家，行业可选资源更为丰富。

依托十年深耕集成电路中游产业链的行业经验，我们结合AI技术发展趋势，正探索如何通过AI技术推动半导体集成电路行业转型升级。

在介绍全新解决方案前，先要明确一个行业共识：半导体行业具备极强的封闭性，核心特征为行业数据严格保密、严禁对外流转。行业内曾出现相关案例，AMD一名研发人员将内部研发代号接入GPT工具检索、求解问题，相关行为被查到后，涉事人员被直接辞退。

由此可见，半导体行业核心数据具备高度保密性，无法对外传输。这也导致通用公有模型难以识别、理解半导体行业特定的数据；同时，在本地芯片设计、数据分析工作中，我们如何实现数据与流程的高效优化、结构化处理，也是行业AI落地的核心难点之一。

二、切入芯片中游产业链全流程，DeepChip平台体系重构芯片设计链路

结合半导体行业特性与AI技术发展现状，我们落地了多项适配行业中游产业链的AI应用场景，DeepChip平台涉及的应用场景则包括设计环境、芯片设计、芯片测试和人才培养。

首先是芯片设计环境全流程，它涉及前端设计、后端设计、版图验证等上百款EDA工具，我们的DeepEDA平台方案核心功能则是串联各类EDA工具、优化工具协同流程。

DeepIP解决方案则依托我司沉淀的行业专属数据，训练搭建专属模型，可辅助实现RTL代码、UVM代码、Testbench的自动生成与优化，该方案目前在很多单位落地了，最多的应用场景是FPGA场景，后续我将做简单分享。

第三是芯片测试场景。芯片量产前的测试环节是一类关键环节，需通过测试机台运行测试程序、完成芯片性能检测。我司与国内科创龙头企业华兴源创达成战略合作，后续将会把AI解决方案全面适配其全系测试机台。

传统模式下，一套完整的芯片测试程序需耗时一个月左右才能开发完成，而依托DeepATE解决方案，可把时间缩短到1至2天。

今年年底，我们将在苏州落地纯AI运行的黑灯测试工厂，主要面向GPU、内存芯片提供小批量智能化测试服务。

第四是EDU场景。我司深耕高校集成电路专业建设与人才培养领域已有十年，我们通过与高校合作培养行业专业人才，并吸纳优质人才进入我司，形成“由产到教”的一种模式。

三、封装38个智能体+行业知识库，搭建半导体专属AI工作流

以上是平台整体业务总览，接下来简要介绍各平台核心功能。

针对EDA场景我们已经完成两次版本迭代，第一个版本只面向国外主流三大厂商，分别为Synopsys、Cadence、Siemens；第二个版本面向国内的华大九天、概伦电子等本土厂商，我们做了相应的适配。

核心的点有两个，一是关于我们的自动化编排的流程工具，它可以保障EDA设计过程中数据、状态、参数的一致性，减少设计调试耗时；二是我们会搭建半导体行业专属知识库，目前已沉淀500G以上GPU相关数据，以及PCIE、内存等品类的行业研究数据，形成标准化数据工具包，直接给客户使用，具备较高的行业应用价值。

在RTL代码编写与FPGA应用场景，我司前期在这类场景做了大量投入，最初曾考虑是否做一种垂类模型；我们投入了大量资源研发出XCore这一模型，该模型可精准识别各类RTL代码，能自主完成Testbench编写及对应功能开发。

但迭代过程中我们发现，GPT、Claude等通用大模型更新迭代后，核心能力和XCore模型基本持平。

基于该现状，我们将研发方向转向保障AI工具输出结果的真实性、可靠性，同时解决模型输出幻觉问题。

首先，我们搭建了专业化智能体体系，累计封装38个专属智能体，覆盖Testbench等RTL代码编写全流程核心环节，统一交付给客户使用。

第二，在使用的过程当中，我们串了所有国产EDA的工具箱，这样做的好处在于，不管客户使用的是我们的XCore还是DeepSeek这类开源的模型，我们只用把这个Agent做好、把EDA工具链和强化知识库做好；用户使用模型生成内容之后，通过我们的工具跑仿真、跑时序、跑综合，跑完后达到我们所需要的覆盖率和可综合的结果之后，再输出就可保证内容产出的可靠性。

在本地知识库这块，我们会把几百个G的数据打包成一个服务项给到用户；这更多的是一些IP数据，而相关IP数据在半导体行业具备极高的稀缺性与实用性。

在这个过程当中，我们的数据治理如何落地？其实我们的大模型落地逻辑，与当下行业内的个人智能体、软件智能体落地逻辑基本一致。我们的核心布局，是打造面向集成电路领域的专属智能体。针对集成电路智能体的搭建，我们在向量知识库搭建的基础上，新增知识树建设环节。

集成电路领域的RTL代码编写，与写C、C++存在本质区别。C、C++代码多为时序推进的逻辑性功能实现，而RTL代码的运行更多是同步并发过程。因此，我们需要搭建函数知识树，让模型精准理解各代码模块之间的关系。

在这个过程中，我们针对模型召回能力进行优化，整套DeepIP平台数据治理整套方案则采用BM25算法结合多中精准召回策略。

目前，我们的平台已落地两大核心应用场景，第一个场景是FPGA场景。FPGA广泛应用于各类科研单位及特定专业场景，该场景下的核心应用是系统设计。

用户可将会议纪要、语音记录、芯片手册等资料导入该平台，平台则可自主完成系统设计工作，并生成FIFO、PCle等代码，生成代码的风格与原有模型训练习惯保持一致。代码生成完成后，后台的38个智能体将自动启动，完成测试文件生成、仿真等全流程工作，经过可综合校验后，最终向用户终端输出结果。

第二个核心场景为DFT场景，该场景与FPGA场景应用逻辑相近，核心差异在于DFT场景需要在RTL代码中插入大量扫描单元，若这类单元无专用API工具支撑，代码调试流程会极为繁琐。这也是我们与国内多家EDA企业深度合作的核心优势，合作企业向我们开放专属API，支持我们在代码的任意目标位置插入扫描单元，同时可在调试过程中快速定位问题点位。

基于刚刚提到的RTL智能平台，我们已完成现有全部技术资源的落地验证，PPT中展示的所有IP核均已通过全流程实测验证。在加密领域，我们正联合中科院、中汽研落地车载国密加密芯片HSM相关项目，该项目将全程采用我们的AI方案完成落地部署。

再举一个中航体系客户的例子，该客户在筛选芯片设计服务合作方时，会通过一道考题考核合作方的技术能力。比如，他们会提供芯片手册与一段RTL代码，要求合作方排查代码中有多少漏洞。

经我们的工程师评估，若用传统人工排查方式完成漏洞排查工作，大概需耗时一个月。而我们将本次考核的芯片手册、RTL代码全部导入平台，通过自研模型与集成电路智能体自主排查代码漏洞，仅耗时1小时便精准找出23个漏洞，考核结果基本达到满分标准。

为什么要举这样一个例子？因为智能体生成代码的技术门槛较低，而用户如何判断生成的代码是否正确非常重要。我想通过这个案例和大家分享我们是如何有效进行数据治理，以及如何把EDA工具串联让它去判断代码是否有问题。

我们做了简易数据统计，相关数据来源于某客户现场实测结果；本次测试针对FPGA场景，主要与航天体系图像进控系统相关。该系统落地实施后，整体运行效率提升效果显著（DeepIP平台实现人均效率提升20倍，平均自动化率提升91.5%），对应案例与前文演示案例一致，此处不再赘述。

四、芯片测试耗时从1月缩至1天，AI打通设计验证到人才培养全链路

第三大业务板块针对测试机台。布局该业务的核心原因是，传统芯片测试程序编写高度依赖工程师个人经验，资深工程师完成一段测试代码编写约需一周，新晋工程师耗时可达一个月甚至更久。而整个芯片测试流程繁琐，包含TO（流片）、BringUP（样片上电初调）等多个环节，每个环节均需独立编写代码。

行业内测试机台代码普遍采用C、C++语言开发，该场景的核心技术难点，是从芯片规格说明书中提取最大电压、熔断参数等专属专业信息，让智能体精准理解专业参数含义，匹配对应参数生成标准化测试程序。

传统人工需耗时一个月的复杂测试程序编写工作，而使用我们的AI方案仅需1至2天即可完成，大幅提升开发效率。

芯片测试后期有pin group/mapping（引脚分组/引脚映射）环节，芯片卡装固定后，设备包含大量引脚，我们需要精准定义各引脚的输入信号、电压、电流等参数；传统引脚映射流程复杂，需工程师依托原理图等逐一对位编写参数；而现在，我们可通过Agent实现自动化匹配，目前芯片测试全套流程都能靠AI实现落地，并已经与华兴源创完成了相关的定制化解决方案。

五、推行“一基地四中心”校企合作模式，同步输出技术服务与行业人才

最后一大业务板块为高校产学研人才培养业务。我们深耕半导体行业近十年，早期业务便依托高校场景落地，始终聚焦集成电路专业人才培养。而国内集成电路专业建设起步较晚，近两年才逐步在各大高校普及开设。

目前我们与高校采用“一基地四中心”的合作模式，搭建集成电路人才培养基地；同步配套四大中心则覆盖芯片设计全流程核心环节，分别为EDA智算中心、IP设计中心、芯片流片中心和芯片封测中心，部分合作场景可能涉及芯片应用中心。

我们配套搭建两万余门专业课程，结合自研全系列AI产业解决方案，为高校提供系统化人才培养服务。同时依托人才培养体系，为行业客户提供横向技术服务、人才输送等配套支持。

以上为启芯宸光在半导体产业关于AI落地的思考、核心布局及现有落地成果。我的分享到此结束，谢谢大家。