国家知识产权局信息显示,上海晟联科半导体有限公司申请一项名为“串行时钟信号的调整电路及串转并数据帧边界对齐系统”的专利,公开号CN121072426A,申请日期为2025年11月。专利摘要显示,本发明提供一种串行时钟信号的调整电路及串转并数据帧边界对齐系统,其中的串行时钟信号的调整电路包括第一采样单元、第二采样单元、第一信号处理单元以及第二信号处理单元;其中,所述第一采样单元用于基于初始串行时钟信号对初始跳跃信号进行采样,以得到第一跳跃信号;所述第二采样单元用于基于所述初始串行时钟信号对所述第一跳跃信号进行采样,以得到第二跳跃信号;所述第一信号处理单元用于对所述第一跳跃信号以及所述第二跳跃信号进行处理,以得到跳跃脉冲信号;所述第二信号处理单元用于基于所述跳跃脉冲信号对所述初始串行时钟信号进行调整,以得到跳跃调整串行时钟信号。本发明能够解决现有的串转并帧边界对齐方法的延迟大、硬件开销大的问题。
天眼查资料显示,上海晟联科半导体有限公司,成立于2022年,位于上海市,是一家以从事批发业为主的企业。企业注册资本40000万人民币。通过天眼查大数据分析,上海晟联科半导体有限公司参与招投标项目1次,财产线索方面有商标信息4条,专利信息15条。
声明:市场有风险,投资需谨慎。本文为AI基于第三方数据生成,仅供参考,不构成个人投资建议。
来源:市场资讯