新智元报道

【新智元导读】219个词喂给AI，12小时后，一份7nm芯片版图出来了，工程师全程没碰键盘。这条芯片行业几十年没有AI走完过的路，第一次走通了。

一套跑在云端的大模型Agent系统，收到了一段219个英文单词的需求描述。

12小时后，它输出了一颗CPU的GDSII版图文件。整个过程，没有工程师参与过任何一个设计环节。

虽然这颗VerCore的跑分仅相当于2011年的Intel Celeron SU2300，并不包含缓存实现，甚至还没流片。

但真正震动EDA圈的，不是这颗CPU能跑多快，而是这12小时里发生的事：从需求理解、架构设计、代码实现、功能验证，到时序收敛、物理版图，AI自己全走完了。

「工程师写代码」这个环节，第一次被AI整段跳过。

https://arxiv.org/abs/2603.08716

AI芯片设计初创公司Verkor在技术报告中披露了这项工作，他们把这套系统叫Design Conductor，它设计出来的CPU被称作VerCore。

Design Conductor接收的是一段219个英文单词描述的需求，核心要求大意是：

你的任务是构建VerCore，一个支持RV32I和ZMMUL的RISC-V CPU核心，实现简单的5级流水线、顺序、单发射设计，目标CoreMark分数最大化，目标时钟频率1.6GHz，使用OpenROAD flow脚本生成最终GDSII输出，使用ASAP7 PDK。

它产出的是基于ASAP7 学术7nm PDK的tape-out ready GDSII版图文件。

VerCore设计A（左，更高性能）与设计B（右），版图尺寸70μm×70μm，由Design Conductor自主生成

这个过程中间包括一整条传统芯片设计流程：需求分析、架构设计、RTL编码、功能验证、时序收敛、后端布局布线。

把整条流程类比成造一栋楼，传统做法是建筑师画图、结构工程师算梁柱、监理验收、施工队布管线，几十上百号人层层接力。

而Design Conductor就像一个总包，你给它几句话，它就把所有环节做完。

用Verkor创始人Suresh Krishna的话说：让AI Agent把整个问题自己解决掉。

它不是聊天机器人

而是一个会调度工具链的Agent

Design Conductor本身不是一个AI模型，而是一个LLM harness，一套围绕大语言模型构建的任务编排框架。

根据论文描述，Design Conductor的架构包含核心调度模块、上下文管理器、长期记忆系统、LLM会话、工具服务器和执行环境。

它运行在分布式云端，支持多个子Agent实例并行工作。

Design Conductor典型设计流程，从需求分析到GDSII，各子Agent分工协作

设计开始时，Design Planning Agent负责需求分析、微架构和实施计划；随后Design Review Agent 对方案做「painstaking, manual」的逐场景审查。

紧接着，Module Implementation Subagent负责实现每个模块、生成测试台，并在模块级测试通过后移交集成。

System Integration Agent负责把所有RTL整合起来，运行端到端系统测试。

如果出现功能错误，Root Cause Analysis Subagent负责从VCD波形里找根因、提出修复方案。

最后，PPA Closure Subagent负责分析时序、面积、功耗问题，必要时修改RTL和后端脚本，直到满足约束。

AI做的事，是把这些工具按正确的顺序调用起来，让它们协同跑完整个流程。

它debug的方式

像个有洁癖的老工程师

论文里记录了Design Conductor自主发现并修复一个典型bug的过程，读完你会觉得，这不像AI在做事，更像一个有洁癖的资深工程师。

测试运行时，系统发现寄存器写入出现了不匹配：预期写入x2寄存器，实际却是x5被写了错误的值。

DC没有蒙。它先把VCD波形文件转成CSV，写了一段Python脚本，逐行提取时间戳、寄存器地址和写入数据，然后跟Spike模拟器的参考输出逐条比对。

定位出来了：PC=0x2008处有一条JAL指令（跳转并链接），branch_taken信号已正确拉高，目标地址是0x2020。但跳转后，原本应该被清除的0x200c处的指令（AUIPC x5）没有被冲刷，继续执行，把错误的值写入了x5。

根本原因是：流水线flush逻辑存在缺陷，跳转发生后，投机取指的指令没有被正确作废。

DC随后生成了修复方案，改动RTL，重新跑测试，通过。

整个过程没有人工介入。

但这个过程并不优雅。Verkor工程副总裁David Chin对此解释道：「我们在用算力换经验。」

换句话说，AI Agent能跑通流程，不等于它真懂这件事。它用试错的次数，补上了人类工程师靠多年积累形成的直觉。

Design Conductor为定位寄存器写入错误，自主编写的波形分析脚本

跑分停在2011年

但AI打通的那条路从来没有人走完过

VerCore最终的量化结果是：CoreMark分数3261，时钟频率1.48GHz，面积2809平方微米，使用ASAP7 7nm PDK。

Verkor在论文里给出了一个性能参照：大致相当于2011年中期的Intel Celeron SU2300。

当然，这个对比需要放在正确的坐标来解读。

CoreMark是嵌入式处理器核心的常用基准测试，专门测的是处理器核心功能，不代表桌面CPU的综合性能、缓存体系、系统吞吐量。

Tom's Hardware的报道也明确指出，VerCore是五级流水、顺序、单发射设计，没有缓存，没有乱序执行。

拿它和现代CPU比性能，是错误的问法。

此外，VerCore目前只存在于仿真中。

IEEE Spectrum和Tom's Hardware都明确写到，VerCore通过Spike ISA模拟器做功能验证，版图在ASAP7这个亚利桑那州立大学与ARM Research合作开发的学术预测性PDK上生成。

ASAP7是研究用PDK，不等于台积电或三星的真实量产7nm工艺。理论上可以送往代工厂，但Verkor目前尚未实际流片。

虽然，VerCore性能不强，设计也不复杂，但那12小时内跑通的那条从规格到版图的路，以前从来没有AI走完过。

VerCore五级流水线结构，含早期分支解析、转发逻辑和高效乘法器

迭代成本断崖式下降

但算力代价也不容忽视

传统领先芯片设计，超过4亿美元投入，18至36个月周期，数百人团队，验证成本占总成本50%以上。

这个门槛决定了一件事：很多本来可以存在的芯片，因为太贵而从来没有被造出来。Design Conductor想解决的，正是这个问题。

Verkor的愿景是未来原本需要100人以上、花18至36个月才能完成一颗芯片的团队，将能够同时探索多个从概念到GDSII的设计方案，整体流片周期压缩到3至6个月。

这个判断的前提是Agent系统大幅承接了原来工程师的执行工作，人的角色从「操作EDA工具」转向「目标设定和架构引导」。

受益最大的赛道，不是旗舰处理器。

IEEE Spectrum指出，RISC-V的流行部分原因就是它是免费开放的标准，通常用于对性能要求没那么极端但对成本极度敏感的应用场景。

如果Agent能把芯片探索期的成本压下去，最先受益的是小团队和低量定制市场，那些「以前连立项都立不了」的定制芯片。

当然，算力代价也是真实的。

Tom's Hardware的报道里有一个细节：设计这颗相对简单的CPU，Design Conductor消耗了「数百亿个token」。

随着设计复杂度上升，计算成本是否可控，还是一个还没有答案的问题。

判断力

仍是变革中最值钱的东西

判断力，仍是这场变革中最值钱的东西。

Verkor团队在论文里坦承了三个问题。

架构决策上，AI有时会绕远路。比如时序跑不过时，它会先去想要不要把流水线加深，而有经验的工程师一眼就知道先找更简单的原因。

代码理解上，AI会把硬件描述语言的运行逻辑当成普通程序来理解。硬件是并行的，不是顺序执行的，这个误判会让调试过程变得很低效。

规格理解上，需求文档必须写得极度精确。少写一个CPI约束，AI可能就默默交出一颗分支处理很差的处理器。

以前，资深芯片架构师的一大部分时间花在操作EDA工具、调配置、盯时序报告；未来，人的精力会集中到它真正稀缺的地方：判断应该造什么样的架构、在哪里做性能和面积的取舍、什么时候相信工具报告什么时候质疑它。

Verkor论文中有一个判断，很好地概括了这种变化：

资深工程师和大师级设计师将拥有更少的「工具操作员」职责，转而依靠他们的判断力和经验。

所以某些项目可能由 5–10 名跨领域专家设定目标、审查关键决策，再由一群 Agent 承接大量 RTL、验证和后端迭代工作。

Verkor设想的未来团队模式，多个子团队各自从概念跑到版图，打破单一串行流程

VerCore只是一个开始，也许下一颗芯片复杂度会是它的十倍、百倍。

那时候AI还能独自扛下来吗？还没人知道答案。

参考资料：

https://spectrum.ieee.org/ai-chip-design

https://arxiv.org/abs/2603.08716

https://verkor.io/

https://www.tomshardware.com/tech-industry/artificial-intelligence/ai-agent-designs-a-complete-risc-v-cpu-from-a-219-word-spec-in-just-12-hours

编辑：元宇

秒追ASI